Dans l'interface de transmission actuelle du système de télévision de diffusion DVB-C, il existe deux normes d'interface de transmission vidéo MPEG-2 : la norme d'interface série asynchrone ASI et l'interface parallèle synchrone SPI. SPI a un total de 11 signaux utiles, et chaque signal est différencié en deux signaux pour améliorer l'anti-interférence de transmission. Elle est transmise par DB25 sur le lien physique, donc la connexion est multiple et compliquée, la distance de transmission est courte, et elle est sujette aux pannes. Cependant, SPI est un signal parallèle de 11 bits avec un traitement simple et une forte évolutivité. Par conséquent, la sortie de l'encodeur vidéo MPEG-2 général et l'entrée du décodeur vidéo sont toutes des signaux parallèles standard à 11 bits. ASI utilise une transmission série, qui n'a besoin que d'un câble coaxial pour la transmission, qui est simple à connecter et a une longue distance de transmission. Selon les avantages et les inconvénients de SPI et ASI, il est nécessaire de convertir entre SPI et ASI du signal de transmission.
1 structure de signal SPI
Le système de transmission parallèle SPI comprend un signal d'horloge, un signal de données à 8 bits, un signal de synchronisation de trame PSYNC et un signal de validité de données DVALID. Le signal de synchronisation de trame correspond à l'octet de synchronisation 047H du paquet TS. Le signal DVALID est utilisé pour distinguer la longueur du paquet TS de 188 octets ou 204 octets. Lorsque la longueur du paquet TS est de 188 octets, le signal DVALID est toujours élevé et tous les signaux sont synchronisés avec le signal d'horloge. Le format de données SPI est indiqué sur la figure.
2 interfaces ASI
Le flux de transport ASI peut avoir des débits de données différents, mais le débit de transmission est constant, 270 Mbps, donc ASI peut envoyer et recevoir des données MPEG-2 à des débits différents. Le système de transmission ASI est une structure en couches. La couche la plus élevée et la deuxième couche utilisent la norme MPEG-2 ISO/IEC 13818-(Systèmes), et les 0e et 1e couches sont des canaux de fibre FC basés sur ISO/IEO CD 14165-1. FC prend en charge une variété de supports de transmission physiques, cette solution utilise la transmission par câble coaxial.
Tout d'abord, convertissez le mot de code de 8 bits du paquet de transport MPEG-2 qui est synchronisé avec le paquet en mot de code de 10 bits ; puis, dans la conversion parallèle/série, lorsqu'un nouveau mot doit être entré et que la source de données n'est pas encore prête, il doit être inséré un mot de synchronisation K28.5 pour atteindre le débit de transmission fixe d'ASI de 270 Mbps. Le flux de bits série résultant sera envoyé au connecteur du câble coaxial via le circuit tampon/commande et le réseau de couplage. Il existe trois manières d'insérer un mot de code de synchronisation : un seul octet du flux de code de transmission ne peut pas être un mot de synchronisation avant et après ; un seul octet d'un flux de code de transmission doit être un mot de synchronisation avant et après ; ou une combinaison des deux.
Les données reçues arrivant au câble coaxial doivent d'abord être couplées au circuit de récupération d'horloge et de données via le connecteur et le réseau de couplage, puis effectuer une conversion série/parallèle ; afin de récupérer la synchronisation des octets, le décodeur ASI doit d'abord rechercher le mot de synchronisation K28.5, une fois le mot de synchronisation recherché, la frontière est délimitée pour les données reçues ultérieurement, établissant ainsi la disposition correcte des octets des octets de sortie du décodeur ; enfin, la conversion 10/8 bits est effectuée pour restaurer les données de flux de code MPEG-2 TS synchronisées par paquets. Mais le mot de synchronisation K28.5 n'est pas une donnée valide, il doit donc être supprimé lors du décodage.
3 Schéma de mise en œuvre de l'interface ASI
Dans ce schéma, le flux de code MPEG-2 TS est fourni par l'encodeur MPEG-2 monopuce MB86390, qui délivre un signal parallèle de 11 bits conforme à la norme SPI, et la longueur du paquet TS est de 188 octets. Dans le schéma de conversion SPI/ASI, la puce cyb923/cyb933 de la société cypress, le FIFO asynchrone et le programmeur logique CPLD sont principalement utilisés.
cyb923 réalise principalement la conversion 8/10 bits du mot de code, insère le mot de synchronisation K28.5 et la conversion parallèle/série. Le taux de transmission de l'ASI est constant à 270 MHz et le taux de code MPEG-2 TS d'entrée est différent. Par conséquent, pour utiliser FIFO pour obtenir une correspondance de taux, il est nécessaire de contrôler logiquement la communication entre les données SPI d'entrée, FIFO et cyb923. Compte tenu des performances globales, du prix et de la complexité du programme, cette solution utilise le programmeur logique CPLD de Xilinx XC95108 ; La programmation VHDL est utilisée pour réaliser leur contrôle logique. Le décodage de l'ASI est également un processus similaire, cyb933 réalise principalement la conversion 10/8Bit, la suppression du mot de synchronisation K28.5 et la conversion série-parallèle.
3.1 Encodage ASI
Dans le processus de codage ASI, seules les données à huit bits de MPEG-2 TS et l'horloge de transmission TS à un bit sont entrées dans le CPLD. Parce que dans ce schéma, le format TS est de 188 octets, le signal de données valides DVALID est toujours élevé et CPLD ignore ce signal et ne reçoit que les données de flux de code TS sans se soucier de l'en-tête de synchronisation du flux de code TS. Le signal de synchronisation de trame PSYNC est également ignoré. CPLD écrit les données reçues dans FIFO avec l'horloge de taux de code TS. Lorsque le FIFO est à moitié plein, le CPLD reçoit le signal à moitié plein du FIFO, puis le CPLD envoie le signal de lecture FIFO au cyb923. Le cyb923 lit les données dans le FIFO à 27 Mbps ; lorsque le CPLD compte jusqu'à ce que le cyb923 lit une certaine quantité de données FIFO, le CPLD envoie un signal FIFO illisible au cyb923 pour empêcher le FIFO d'être vide. La vitesse parallèle maximale du taux de code de transmission MPEG-2 est de 27/8 = 3.375 Mbps et le taux FIFO de lecture est de 27 Mbps, de sorte que le FIFO ne débordera pas. Compte tenu du retard, ce programme utilise un FIFO7202 de plus petite capacité. cyb923 remplit le flux de code ASI avec K28.5 lorsque le FIFO est illisible pour maintenir un débit de transmission fixe de 270 Mbps. Enfin, les données série peuvent être transmises par câble coaxial après avoir été pilotées. Dans cette solution, l'insertion du mot de synchronisation K28.5 adopte la méthode des mots de synchronisation K28.5 avant et après un seul octet du flux de code de transmission. Comparé aux deux autres régimes, ce régime est relativement simple à juger et à gérer.
3.2 Décodage ASI
A l'extrémité de réception de l'ASI, le flux de code ASI d'entrée est égalisé puis entré dans la puce cyb933. Il verrouille d'abord l'horloge du flux de code ASI par la boucle à verrouillage de phase de l'horloge interne, et détecte le mot de synchronisation K28.5 ; après l'avoir trouvée, la séquence de flux de bits ASI est déterminée, puis une conversion série/parallèle est effectuée.
On peut voir que K28.5 est détecté, c'est-à-dire que l'alignement des octets est une condition préalable importante pour le décodage ASI, donc cyb933 définit un ensemble de méthodes pour détecter la synchronisation des octets. Considérant que des erreurs de transmission et d'autres raisons peuvent provoquer un faux K28.5, cyb933 adopte la méthode de confirmation à double octet. C'est-à-dire que les deux octets consécutifs sont tous les deux K28.5, et la synchronisation des octets est confirmée, puis l'état de décodage normal à un seul octet est entré. Dans l'état de décodage, si le CPLD compte 16 octets sur les 64 octets décodés comme étant faux, le CPLD doit envoyer des informations à cyb933, exigeant que cyb933 resynchronise les octets.
Après la synchronisation des octets, car K28.5 est l'octet de synchronisation inséré par cyb923 et ne peut pas être émis en tant que données valides, cyb933 ignore automatiquement ces octets de synchronisation. Lorsque cyb933 détecte des données valides, cyb933 affichera une indication que les données actuelles sont valides. Si ce signal est considéré comme valide pour l'écriture dans la FIFO, les données dans la FIFO doivent être des données valides. Lorsque le FIFO est à moitié plein, après que le CPLD a reçu le signal à moitié plein du FIFO, le CPLD lit les données dans le FIFO et détermine l'octet de synchronisation du paquet TS selon que l'octet lu est 047H ; si le mot de synchronisation du paquet TS est trouvé, il restaurera le signal de synchronisation de trame correspondant. A ce moment, le compte CPLD 188 restaure le paquet TS complet. Si l'octet suivant n'est pas 047H, cela signifie que les données d'entrée sont incorrectes. Le CPLD rejettera ces données jusqu'à ce qu'il trouve le mot de synchronisation 047H. Pendant cette période, le CPLD sort le paquet TS vide. Après la synchronisation de re-paquet, CPLD commence à compter et à sortir les bons paquets MPEG-188 TS de 2 octets, récupérant ainsi le signal de 11 bits correct de SPI. De même, lorsque les données FIFO sont illisibles, CPLD sort également des paquets TS vides pour maintenir un débit de code MPEG-2 de sortie constant.
Dans la conception de la conversion SPI vers ASI, le codage ASI est directement effectué sur les données SPI sans tenir compte du problème des erreurs de bits. La principale considération est que les données SPI sont directement sorties du MB390 sans transmission longue distance, réduisant ainsi la complexité du contrôle logique de codage ASI. Dans le processus de décodage ASI, les données ASI sont transmises sur une longue distance et le facteur d'erreur doit être pris en compte. Par conséquent, la conception de resynchronisation des octets et des paquets est ajoutée pour augmenter la capacité anti-interférence. Ce schéma a très bien réalisé la conversion mutuelle de SPI/ASI en application pratique.
Notre autre produit:
