Le retard audio peut être utilisé pour les diffusions en direct des stations de radio. Il retarde le signal audio pendant un certain temps avant la diffusion, afin d'éviter que l'animateur ne glisse la langue ou que certains commentaires malsains du public de la hotline du public ne se propagent à travers les médias de diffusion, garantissant ainsi la diffusion en toute sécurité des programmes en direct. En tant qu'équipement de niveau diffusion, les retardateurs audio ont des exigences élevées en matière d'indicateurs de performance tels que la plage dynamique, la distorsion, le rapport signal sur bruit et la réponse en fréquence, de sorte que la technologie numérique est généralement utilisée. En utilisant le disque dur de la carte son full-duplex intégré à l'ordinateur, le clignotement du signal audio peut être réalisé par logiciel, mais il est peu pratique à utiliser et à utiliser, la fiabilité est médiocre et les performances et le prix sont relativement bas. Le retardateur audio numérique de qualité diffusion basé sur la puce Σ-ΔADC et DSP de haute précision proposé dans cet article présente les caractéristiques d'un indice de haute performance, d'un fonctionnement simple et de fonctions complètes. Le schéma de conception a été commercialisé.
1 Structure du système
1.1 Configuration du système
Le matériel du retardateur est une structure maître-esclave, comme le montre la figure 1, qui est principalement composée d'un émetteur M à dormant unique 8HC05C8, d'une puce DSP MTS320C32 et d'un codec audio CS4224. M68HC05C8 est utilisé comme hôte de l'ensemble du système pour compléter la fonction de contrôle du système. En tant que cœur du système, le TMS320C32 complète la fonction de retard du signal audio. Le CS4224 et le circuit de conditionnement d'entrée et de sortie audio fonctionnent ensemble pour terminer la conversion A / N et N / A des signaux audio.
Le retard audio peut être utilisé pour les diffusions en direct des stations de radio. Il retarde le signal audio pendant un certain temps avant la diffusion, afin d'éviter que l'animateur ne glisse la langue ou que certains commentaires malsains du public de la hotline du public ne se propagent à travers les médias de diffusion, garantissant ainsi la diffusion en toute sécurité des programmes en direct. En tant qu'équipement de niveau diffusion, les retardateurs audio ont des exigences élevées en matière d'indicateurs de performance tels que la plage dynamique, la distorsion, le rapport signal sur bruit et la réponse en fréquence, de sorte que la technologie numérique est généralement utilisée. En utilisant le disque dur de la carte son full-duplex intégré à l'ordinateur, le clignotement du signal audio peut être réalisé par logiciel, mais il est peu pratique à utiliser et à utiliser, la fiabilité est médiocre et les performances et le prix sont relativement bas. Le retardateur audio numérique de qualité diffusion basé sur la puce Σ-ΔADC et DSP de haute précision proposé dans cet article présente les caractéristiques d'un indice de haute performance, d'un fonctionnement simple et de fonctions complètes. Le schéma de conception a été commercialisé.
1 Structure du système
1.1 Configuration du système
Le matériel du retardateur est une structure maître-esclave, comme le montre la figure 1, qui est principalement composée d'un émetteur M à dormant unique 8HC05C8, d'une puce DSP MTS320C32 et d'un codec audio CS4224. M68HC05C8 est utilisé comme hôte de l'ensemble du système pour compléter la fonction de contrôle du système. En tant que cœur du système, le TMS320C32 complète la fonction de retard du signal audio. Le CS4224 et le circuit de conditionnement d'entrée et de sortie audio fonctionnent ensemble pour terminer la conversion A / N et N / A des signaux audio.
CS4224 est un codec audio 24 bits hautes performances. Il utilise la technologie Σ-Δ pour fournir une conversion numérique / analogique et analogique / numérique stéréo en duplex intégral, avec une plage dynamique de 105 dB, une distorsion harmonique et un fonctionnement de -97 dB, et une fréquence d'échantillonnage de 32 kHz, 44.1 kHz et 48 kHz sont facultatifs. La puce adopte une entrée et une sortie différentielles, avec un filtre anti-aliasing sur puce, un filtre de lissage de sortie et un circuit de filtre de désaccentuation numérique, avec contrôle de volume analogique, prenant en charge le mode de fonctionnement maître ou esclave.
TMS320C32 est une puce DSP à virgule flottante à faible coût et hautes performances, très adaptée au traitement du signal numérique vocal. Il prend en charge le bus d'adresse 24 bits et le bus de données 32 bits et peut adresser la mémoire de grande capacité requise par le retardateur. Il dispose également d'une interface série pour faciliter l'interface CS4224 avec l'entrée et la sortie de données audio série.
M68HC05C8 réalise l'interface homme-machine, gère l'affichage du clavier et l'interface de contrôle à distance du retardateur, et contrôle le fonctionnement du CS4224 et du TMS320C32.
1.2 Interface mémoire
Le TMS320C32 possède une interface de mémoire externe améliorée, la mémoire programme peut avoir une largeur de 16 bits et 32 bits, et la mémoire de données peut avoir une largeur de 8/16/32 bits. Le TMS320C32 utilise deux ensembles de signaux stroboscopiques STRB1 et STRB0, qui ont des plages d'adressage différentes. Chaque groupe de signaux stroboscopiques se compose de quatre broches, qui sont utilisées comme sélections de puces et lignes d'adresse supplémentaires. Les caractéristiques des broches sont déterminées par le registre de commande de bus correspondant à chaque groupe de signaux d'échantillonnage. En définissant certains champs du registre de contrôle de bus, vous pouvez spécifier le type de données et la largeur de la mémoire externe.
Le délai utilise deux ensembles de mémoires de largeurs différentes. SRAM stocke les données audio. Définissez la largeur de la mémoire sur 32 bits et le type de données sur 32 bits. Comme le codec audio CS4224 est de 24 bits, il utilise en fait 24 bits et se compose de trois SRAM 8 bits, chacune avec une sélection de puce STRB0_B0 ~ 2. La puce FLASH 28F512 stocke le programme de traitement du signal audio de l'utilisateur, la largeur de la mémoire est de 8 bits et la sélection de puce ATRB1_B0 est utilisée.
L'interface mémoire prend principalement en compte la vitesse de la mémoire pour déterminer le nombre d'états d'attente à insérer. Étant donné que la fréquence d'horloge du TMS320C32 est de 40 MHz et que la vitesse d'accès de la mémoire FLASH est de 150 ns et que la vitesse d'accès de la SRAM est de 70 ns, un état d'attente doit être inséré. Le TMS320C32 dispose d'un générateur d'état d'attente logiciel programmable interne, sélectionnez le mode de fonctionnement du générateur d'état d'attente via le domaine SWW du registre de contrôle STRBx et écrivez le nombre de cycles machine à attendre dans le domaine WTCNT. Etant donné que la mémoire de programme et le stockage de données sont respectivement stroboscopiques par STRB1 et STRB0, le nombre requis de cycles machine peut être réglé en fonction de leurs vitesses d'accès respectives.
Le TMS320C32 possède une fonction de guide des programmes. Lorsque le matériel est réinitialisé, la broche MCBL / MP est élevée, puis il fonctionne en mode micro-ordinateur, exécute le programme de démarrage sur puce et charge le programme utilisateur dans la mémoire FLASH dans la RAM interne haute vitesse pour s'exécuter. Le mode de démarrage peut être déterminé par la broche INT0 ～ 3, l'adresse de chargement de la mémoire externe est sélectionnée comme zone Boot3 selon le mode de connexion de la mémoire et le signal de prise de contact n'est pas utilisé. L'extrémité avant de la mémoire FLASH est l'en-tête du programme, y compris les informations nécessaires pour TMS320C32 lors du démarrage, telles que la largeur de la mémoire externe, le contenu du registre de contrôle du bus après le démarrage, la longueur de chaque bloc de données, la largeur de la mémoire cible et le type de données.
Notre autre produit:
